• Varistor SMD com Alta Tensão de Pico Reverso Classificado para SDRAM DDR5 16Gb A-Die Eficaz
  • Varistor SMD com Alta Tensão de Pico Reverso Classificado para SDRAM DDR5 16Gb A-Die Eficaz
  • Varistor SMD com Alta Tensão de Pico Reverso Classificado para SDRAM DDR5 16Gb A-Die Eficaz
Varistor SMD com Alta Tensão de Pico Reverso Classificado para SDRAM DDR5 16Gb A-Die Eficaz

Varistor SMD com Alta Tensão de Pico Reverso Classificado para SDRAM DDR5 16Gb A-Die Eficaz

Detalhes do produto:

Lugar de origem: Dongguan,Guangdong,China
Marca: UCHI
Certificação: SGS.MA.CTI.CQC
Número do modelo: SDRAM DDR5 16 Gb A-Die

Condições de Pagamento e Envio:

Quantidade de ordem mínima: 10.000 unidades
Preço: Negociável
Detalhes da embalagem: Volume/fita
Tempo de entrega: 5-7 dias
Termos de pagamento: T/T, Paypal, Western Union, grama do dinheiro
Habilidade da fonte: 5000,000,000PCS pelo mês
Melhor preço Contato

Informação detalhada

Série da produção: Varistor SMD Corrente Máxima: Varia (por exemplo, até vários amperes)
Tecnologia: Óxido de metal Absorção de energia: Normalmente 0,1J a 10J
Aplicativos: Proteção contra surtos em circuitos eletrônicos C.C. da avaliação da tensão: 385V
Bom nome: Varistor SMD 10D471K 470V 10% Resistência da energia: Um 0.02J B 0.05J
Resistência de Isolamento: Normalmente >100 MΩ terminal: Montagem SMT especial
Temperatura de armazenamento: -55 +125 Variador de tensão AC: 175 a 385 V
Tensão VARISTOR: 470V+/-10%
Destacar:

Varistor SMD para SDRAM DDR5

,

Varistor de alta tensão de pico reverso

,

Varistor SMD com compatibilidade A-Die

Descrição de produto

SDRAM DDR5 16Gb A-Die
1.1 Principais Características
Em conformidade com o padrão JEDEC;
Fonte de Alimentação: VDD/VDDQ = 1.1V (1.067V (-3%) a 1.166V (+6%));
Fonte de Alimentação: VPP = 1.8V (1.746V (-3%) a 1.908V (+6%));
Pacote padrão JEDEC: FBGA de 82 esferas para x4/x8, FBGA de 102 esferas para x16;
Configuração de Matriz:
32 bancos (8 grupos de bancos, 4 bancos para cada grupo de bancos) para x4/x8;
16 bancos (4 grupos de bancos, 4 bancos para cada grupo de bancos) para x16;
Arquitetura de pré-busca de 16n bits;
Comprimento de Burst (BL): BL16, BC8 OTF, BL32 (Opcional), BL32 OTF (Opcional) são suportados; • Latência CAS programável (CL);
Latência de Gravação CAS programável (CWL);
Terminação On-Die (ODT) via configuração do Registro de Modo: RTT_PARK, RTT_WR, RTT_NOM_WR, RTT_NOM_RD, DQS_RTT_PARK
Atualização do Mesmo Banco e Atualização de Todos os Bancos para Modo de Atualização Normal e Modo de Atualização de Granularidade Fina; • Atualização de granularidade fina 2x (0°C ≤ TCase ≤ 85°C), 4x (85°C ≤ TCase ≤ 95°C) modo para tRFC menor;
Data-Strobe Diferencial Bi-direcional;
Interface POD (Pseudo Open Drain) para entrada/saída de dados, entrada de comando e endereço;
Modo de Teste de Conectividade (TEN) é suportado;
VREF Interna para entradas de dados, entradas de comando/endereço e seleção de chip;
CAI (Inversão de Comando e Endereço);
Modo 1N/2N é suportado para Comandos;
Equalizador de Feedback de Decisão (DFE) de 4 taps é suportado;
Loopback e Teste de Taxa de Erro de Bit são suportados;
hPPR/sPPR é suportado; sPPR Do/undo/Lock é suportado;
Modos de Treinamento:
Treinamento VrefDQ / VrefCA / VrefCS
Modo de Treinamento de Leitura
Modo de Treinamento CA
Modo de Treinamento CS
Treinamento VREFDQ por Pino
Modo de Treinamento de Nivelamento de Gravação
Ajustador de Ciclo de Trabalho (DCA) para Leitura - Global
DCA (Ajustador de Ciclo de Trabalho) por Pino para Leitura - por Pino (DQ) • Endereçabilidade por DRAM (PDA);
Modo de Máxima Economia de Energia (MPSM);
Comando Multi-Propósito (MPC);
Reset assíncrono para inicialização;
Temperatura de operação do gabinete: 0°C ≤ TCase ≤ 95°C;
Suporta modo de auto-atualização e auto-refresh;
Período Médio de Atualização:
3.9 μs/32ms, 8K ciclos em 0°C ≤ TCase ≤ 85°C; 1.95 μs/16ms, 8K ciclos em 85°C < TCase ≤ 95°C;
Preâmbulos e pós-âmbulos de Leitura/Gravação programáveis;
Código de Redundância Cíclica (CRC) é suportado para Integridade de Dados de Leitura/Gravação; • ECC On-Die;
Transparência ECC e Limpeza de Erros;
MBIST / mPPR;
Modo Gear Down não é suportado;
Modo de Teste do Driver de Saída do Pacote;
Atualização Automática de Matriz Parcial (PASR) não é suportada;
Em conformidade com RoHS
Nota:
A funcionalidade descrita e as especificações de temporização incluídas neste datasheet são para o modo de operação com DLL Habilitado (operação normal), a menos que especificamente declarado de outra forma.
Especificações do Pacote SDRAM DDR5
Este capítulo apresentará principalmente a dimensão do pacote e o ballout em configurações x4/x8/x16, o que pode ajudar a combinar seu dispositivo.
Dimensão do Pacote SDRAM DDR5 na Página 7
Ballout SDRAM DDR5 x8 Usando MO-210-AN – 82 esferas na Página 8 • Descrição do Pinout na Página 9
 
 

Deseja saber mais detalhes sobre este produto
Estou interessado em Varistor SMD com Alta Tensão de Pico Reverso Classificado para SDRAM DDR5 16Gb A-Die Eficaz você poderia me enviar mais detalhes como tipo, tamanho, quantidade, material, etc.
Obrigado!
Esperando sua resposta.